磁盘的转速提高一倍,则( )。A.平均存取时间[1]减半B.平均等待时间减半C.平均寻道时间[2]减半D.存储密度[3]可提高一倍E.)。F.地址寄存器[4]G.指令计数器[5]H.程序计数器[6]I.指令寄存器[7]J.)系统工作效率最低。K.单总线[8]L.双总线M.三总线N.多总线[9]O.)标志,以防止本次中断服务结束前同级的其他中断源[10]产生另一次中断进行干扰。P.中断允许Q.中断请求R.中断屏蔽[11]S.DMA请求T.)位。U.32位 B 64位 C 41位 D 48位V.)。W.设置定时器的初值X.从用户模式切换到管理员模式Y.开定时器中断 D 关中断[12]Z.)。[.超长指令字[13].显式并行指令计算[14]].推断执行^.超线程[15]_.)。`.多指令流[16]单数据流a.按地址访问并顺序执行指令b.堆栈操作c.存贮器按内容选择地址d.)中,零的表示形式是唯一的。e.原码[17]f.补码g.移码 D 反码h.)来实现。i.原码运算的二进制[18]减法器[19]j.补码运算的二进制减法器k.原码运算的十进制[20]加法器[21]l.补码运算的二进制加法器m.MB,若按单字编址[22],它的寻址[23]范围是(D )。n.0—64MBo.0—32MB C 0—32M D 0—64Mp.PU之间增加cache的目的是(A )。q.解决CPU和主存之间的速度匹配问题r.扩大主存贮器容量s.扩大CPU中通用寄存器[24]的数量t.既扩大主存贮器容量,又扩大CPU中通用寄存器的数量u.)。v.堆栈寻址方式[25]w.立即寻址方式x.隐含寻址方式y.间接寻址[26]方式z.)。(.只适用于CPU控制的方式|.只适用于外围设备[27]控制的方式).由统一时序信号控制的方式~.所有指令执行时间都相同的方式.PCI总线中基本概念不正确的句子是(CD )。€.PCI总线是一个与处理器无关的高速外围设备.PCI总线的基本传输机制是猝发式传送‚.PCI设备一定是主设备ƒ.系统中只允许有一条PCI总线„.RT的分辨率为1024×1024像素,像素的颜色数为256,则刷新存储器[28]的容量为( B )。….512KB B 1MB C 256KB D 2MB†.)。‡.通用寄存器ˆ.堆栈 C 存储器 D 外存‰.)执行的机器指令[29]。Š.中断程序 B 用户程序 C 操作系统核心[30]程序 D I/O程序‹.)问题。Œ.速度.扩大存储容量[31]Ž.成本.前三者兼顾.)。‘.充分利用CPU,减少等待CPU时间’.提高实时响应速度“.有利于代码共享,减少主辅存信息交换量”.充分利用存储器•.)技术。–.流水 B 时间并行 C 资源重复 D 流水+资源重复—.)问题。˜.中断服务™.与取数指令有关的控制相关š.与转移指令有关的控制相关›.与存数指令有关的控制相关œ.)。.(101001)2ž.(52)8Ÿ.(101001)BCD D (233)16 .RAM芯片,其存储容量为512×8位,该芯片的地址线和数据线的数目是(D )。¡.8,512¢.512,8£.18,8 D 19,8¤.)。¥.对程序员的训练要求来说,需要硬件知识¦.汇编语言[32]对机器的依赖性高§.用汇编语言编写程序的难度比高级语言[33]小¨.汇编语言编写的程序执行速度比高级语言慢©.)方式执行多个独立的读写操作。ª.流水 B 资源重复 C 顺序 D 资源共享«.)。¬.通用寄存器­.主存单元®.程序计数器¯.堆栈°.)。±.用若干条微指令[34]实现一条机器指令².用若干条机器指令实现一条微指令³.用一条微指令实现一条机器指令´.用一条机器指令实现一条微指令µ.PU基本概念中,不正确的是(CD )。¶.多媒体CPU是带有MMX技术的处理器·.MMX是一种多媒体扩展[35]结构¸.MMX指令集是一种多指令流多数据流的并行处理[36]指令¹.多媒体CPU是以超标量结构[37]为基础的CISC机器º.)方式对电路[38]故障最敏感。».菊花链[39]¼.独立请求½.计数器定时查询¾.)指令而引起。¿.条件转移À.访内Á.算逻Â.无条件转移Ã.PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是( B )。Ä.采用同步定时协议Å.采用分布式仲裁策略Æ.具有自动配置能力 D 适合于低成本的小系统Ç.)。È.存储介质 B 驱动装置 C 控制电路 D 计数器É.)项是由硬件完成。Ê.关中断Ë.开中断[40]Ì.保存CPU现场Í.恢复CPU现场Î.IEEE1394是一种高速串行I/O标准接口。以下选项中,( D )项不属于IEEE1394的协议集。Ï.业务层Ð.链路[41]层Ñ.物理层Ò.串行总线管理Ó.MMU的职能。Ô.分区式存储管理[42]Õ.交换技术Ö.分页[43]技术×.)项不属于安腾的执行单元。Ø.浮点执行单元Ù.存储器执行单元Ú.转移执行单元Û.定点执行单元Ü.)。Ý.数据总线[44]Þ.ALUß.状态条件寄存器[45]à.通用寄存器á.MB。若按字编址,它的寻址范围是( A )。â.1Mã.4MBä.4Må.1MBæ.SRAM芯片,其容量为1M×8位,除电源和接地端外,控制端有E和R/W#,该芯片的管脚引出线数目是( D )。ç.20è.28é.30 D 32ê.)。ë.高速芯片ì.新型器件[46] C 流水技术 D 两套相互独立的读写电路í.)。î.堆栈寻址方式ï.立即寻址方式 C 隐含寻址方式 D 间接寻址方式ð.)。ñ.用程序计数器PC来产生后继微指令地址ò.用微程序计数器µPC来产生后继微指令地址ó.通过微指令顺序控制[47]字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址ô.通过指令中指定一个专门字段来控制产生后继微指令地址õ.)。ö.每一条机器指令由一条微指令来执行÷.每一条机器指令由一段用微指令编成的微程序来解释执行ø.一段机器指令组成的程序可由一条微指令来执行ù.一条微指令由若干条机器指令组成ú.PU中跟踪指令后继地址的寄存器是( B )。û.地址寄存器ü.程序计数器 C 指令寄存器 D 通用寄存器ý.PU的( A )才能识别它。þ.指令译码器[48] B 判断程序 C 微指令 D 时序信号ÿ.)。Ā.通用寄存器ā.堆栈Ă.主存 D 外存ă.MA方式传送数据时,每传送一个数据,就要占用一个( C )的时间。Ą.指令周期[49]ą.机器周期[50]Ć.存储周期ć.总线周期Ĉ.IEEE1394串行标准接口与SCSI并行标准接口进行比较,指出下面陈述中不正确的项是( D )。ĉ.前者数据传输率[51]高Ċ.前者数据传送[52]的实时性好ċ.前者使用6芯电缆,体积小 D 前者不具有热插拔[53]能力Č.)。č.调度问题Ď.地址映射[54]ď.替换与更新问题 D 扩大物理主存的存储容量和字长Đ.)。đ.被选中占有处理机时间 B 等待某一事件发生 C 等待的事件已发生 D 时间片[55]已用完Ē.)。ē.Id8 r1=[r3]Ĕ.add r6=r8,r9ĕ.SUB r3=r1,r4Ė.add r5=r3,r7ė.)。Ę.+(263-1)ę.+(264-1) C -(263-1) D -(264-1)Ě.)。ě.浮点运算器[56]可用两个松散连接的定点运算部件一阶码和尾数部件来实现。Ĝ.阶码部件可实现加,减,乘,除四种运算。ĝ.阶码部件只进行阶码相加,相减和比较操作。Ğ.尾数部件只进行乘法和除法运算。ğ.)。Ġ.存放1个二进制信息位的存储元ġ.存放1个机器字的所有存储元集合Ģ.存放1个字节的所有存储元集合ģ.存放2个字节的所有存储元集合Ĥ.MB,若按字编址,它的寻址范围是(D )。ĥ.0—1MĦ.0—512KB C 0—56K D 0—256KBħ.)。Ĩ.直接ĩ.间接Ī.寄存器直接 Dī.)。Ĭ.进行算术运算和逻辑运算ĭ.进行主存与CPU之间的数据传送Į.进行CPU和I/O设备之间的数据传送į.改变程序执行的顺序İ.)。ı.CPU从主存取出一条指令的时间IJ.CPU执行一条指令的时间ij.CPU从主存取出一条指令加上执行一条指令的时间Ĵ.时钟周期[57]时间ĵ.C )。Ķ.当代流行的总线不是标准总线ķ.当代总线结构[58]中,CPU和它私有的cache一起作为一个模块与总线相连ĸ.系统中允许有一个这样的CPU模块Ĺ.RT的颜色为256色,则刷新存储器每个单元的字长是(C )。ĺ.256位Ļ.16位ļ.8位Ľ.7位ľ.)。Ŀ.一条指令执行结束ŀ.一次I/O操作结束C 机器内部发生故障 D 一次DMA操作结束Ł.)。ł.子程序[59]入口地址Ń.中断服务程序入口地址ń.中断服务程序入口地址指示器Ņ.例行程序入口地址ņ.IEEE1394所以能实现数据传送的实时性,是因为( C )。Ň.除异步传送外,还提供同步传送方式ň.提高了时钟频率ʼn.除优先权仲裁外,还提供均等仲裁,紧急仲裁两种总线仲裁[60]方式Ŋ.能够进行热插拔ŋ.che的主要优点是实现简单。这种方式的主要缺点是(Ō.)。ō.它比其他cache映射方式价格更贵Ŏ.如果使用中的2个或多个块映射到cache同一行,命中率则下降ŏ.它的存取时间大于其它cache映射方式Ő.cache中的块数随着主存容量增大而线性增加ő.)。Œ.空间浪费大,存储共享不易,存储保护[61]容易,不能动态连接œ.空间浪费小,存储共享容易,存储保护不易,不能动态连接Ŕ.空间浪费大,存储共享不易,存储保护容易,能动态连接ŕ.空间浪费小,存储共享容易,存储保护容易,能动态连接Ŗ.)。ŗ.R-R-S型Ř.R-R-R型ř.R-S-S型Ś.S-S-S型ś.SCLL )码。Ŝ.IEEE754标准,一个32位浮点数由符号位S(1位)、阶码E(8位)、尾数M(23位)三个域组成。其中阶码E的值等于指数的真值( e )加上一个固定的偏移值( 127 )。ŝ.3 双端口存储器和多模块交叉存储器[62]属于并行存储器[63]结构,其中前者采用( 空间 )并行技术,后者采用(时间 )并行技术。Ş.4 虚拟存储器[64]分为页式、(段 )式、( 段页 )式三种。ş.OP)字段和推断字段外,还有3个7位的( 地址码 )字段,它们用于指定( 寄存器 )2个源操作数[65]和1个目标操作数的地址。Š.PU从内存取出一条指令并执行该指令的时间称为(指令周期 ),它常用若干个( CPU周期 )来表示。