题目
第5章存储器[1]系统〔习题5.1〕在一个多层次的存储系统中，Cache、主存和辅存的作用各是什么？所谓“虚拟存储器[2]”指的是什么？在CPU看来访问主存和访问辅存有什么不同？〔解答〕〔习题5.2〕在半导体存储器[3]中，RAM指的是_____，它可读可写，但断电后信息一般会_____；而ROM指的是_____，正常工作时只能从中_____信息，但断电后信息_____。以EPROM芯片2764为例，其存储容量[4]为8K×8位，共有_____条数据线、_____条地址线。用它组成64KB的ROM存储区共需_____片芯片。〔解答〕在半导体存储器中，RAM指的是________，他可读可写，但断电后信息一般会________；而ROM指的是________，正常工作时只能从中________信息，但断电后信息________。以EPROM芯片2764为例，其存储容量为8K×8位，共有________条数据线和________条地址线。用它组成64KB的ROM存储区共需________片2764芯片。〔习题5.3〕为什么存储芯片[5]内的地址译码要采用双译码？以SRAM器件[6]为例，存储芯片有哪些典型的控制信号？它们的功能各是什么？〔解答〕〔习题5.4〕一个容量为4K×4位的假想RAM存储芯片，它应该有多少个地址引脚和多少个数据引脚？如果让你来进行设计，那么需要安排哪些控制引脚？这些引脚分别起什么样的控制作用？〔解答〕应该有12根地址线引脚和4根数据线引脚控制引脚：读取信号OE*：有效时，表示读取存储单元[7]的数据写入信号WE*：有效时，表示将数据写入存储单元片选[8]信号CS*：有效时，表示选中该芯片，可以进行读写操作〔习题5.5〕什么是位片结构？什么是字片结构？存储芯片2114和4116各属于哪种结构？〔解答〕〔习题5.6〕在半导体存储器件中，什么是SRAM、DRAM和NVRAM？什么是掩摸ROM、PROM、EPROM、EEPROM和Flash ROM？为什么微机大系统的RAM用DRAM芯片构成、而微机小系统的RAM用SRAM芯片构成？〔解答〕〔习题5.7〕什么是存储芯片连接中的“位扩充”和“地址扩充”？采用静态RAM芯片2114（1K×4位）或动态RAM芯片4116（16K×1位）来组成32KB的RAM存储区，请问各需要多少芯片？在位方向和地址方向上各需要进行什么样的扩充？请画出采用2114芯片时的连接示意图。〔解答〕位扩充——存储器芯片数据位数小于主机数据线数时，利用多个存储器芯片在数据“位”方向的扩充；地址扩充（字扩充）——当一个存储器芯片不能满足系统存储容量时，利用多个存储器芯片在“地址”方向的扩充组成32KB存储空间，用SRAM 2114（1K×4）需要64个芯片；组成32KB存储空间，用DRAM 4116（16K×1）需要16个芯片；它们都需要进行位扩充和地址扩充图见微机原理wjyl2习题解答.ppt――P22〔习题5.8〕为什么存储芯片要设置片选输入？以SRAM.或EPROM器件为例，它与系统地[9]址总线有哪些连接方式？采用什么连接方式可避免地址重复？采用哪些连接方式可节省或简化译码电路[10]？〔解答〕存储芯片为什么要设置片选信号？它与系统地址总线有哪些连接方式？采用何种连接方式可避免地址重复？采用哪些连接方式可节省用于译码的硬件？片选信号说明该存储器芯片是否被选中正常工作，设置它可以比较方便地实现多个存储器芯片组成大容量的存储空间存储器片选信号通常与CPU地址总线[11]的高位地址线相关联，可以采用“全译码”、“部分译码”、“线选译码”方式采用全译码方式可以避免地址重复采用部分或线选译码可以节省译码硬件〔习题5.9〕在一个针对存储器的译码系统中，如果有4个地址线未参与译码，那么每个存储单元会同时拥有几个地址？〔解答〕24＝16〔习题5.10〕请写出图5-32中4个存储芯片各自的可用地址范围，并指明每个存储芯片的重复地址范围。〔解答〕图见微机原理wjyl2习题解答.ppt――P26－P30〔习题5.11〕采用全译码方式和6264芯片（SRAM，8K×8位），在内存的40000H～43FFFH区段扩充RAM，请画出这些芯片与8088最大组态下形成的系统总线的连接示意图。〔解答〕图见微机原理wjyl2习题解答.ppt――P32－P33〔习题5.12〕采用2716芯片（EPROM，2K×8位），在首地址20000H处扩充一段容量为8KB的内存，请画出这些芯片与8088最大组态下形成的系统总线的连接示意图。对存储芯片进行片选译码的方式不限。〔解答〕图见微机原理wjyl习题解解1cao.ao.ppt――P49,50〔习题5.13〕采用3:8译码器[12]74LS138和2764芯片（EPROM，8K×8位），通过全译码方式在8088系统的地址最高端组成32KB的ROM区，请画出各2764芯片与8088最大组态下形成的系统总线的连接示意图。〔解答〕图见微机原理wjyl2习题解答.ppt――P35－P36〔习题5.14〕动态RAM为什么要经常进行刷新？微机系统可使用哪些刷新策略？在PC/XT中，刷新周期[13]是多少？多少次后可将动态RAM单元全部刷新一遍？〔解答〕〔习题5.15〕在PC/XT中，由_____组DRAM芯片构成了容量为_____标准内存配置。当CPU访问内存时，对地址_____进行译码[14]，产生_____组片选信号，用于选中相应的芯片组。〔解答〕〔习题5.16〕访问的局部性原理指的是什么？高速缓冲存储和虚拟存储的着眼点各是什么？〔解答〕
第5章存储器[1]系统〔习题
5.1〕在一个多层次的存储系统中，Cache、主存和辅存的作用各是什么？所谓“虚拟存储器[2]”指的是什么？在CPU看来访问主存和访问辅存有什么不同？〔解答〕〔习题
5.2〕在半导体存储器[3]中，RAM指的是_____，它可读可写，但断电后信息一般会_____；而ROM指的是_____，正常工作时只能从中_____信息，但断电后信息_____。以EPROM芯片2764为例，其存储容量[4]为8K×8位，共有_____条数据线、_____条地址线。用它组成64KB的ROM存储区共需_____片芯片。〔解答〕在半导体存储器中，RAM指的是________，他可读可写，但断电后信息一般会________；而ROM指的是________，正常工作时只能从中________信息，但断电后信息________。以EPROM芯片2764为例，其存储容量为8K×8位，共有________条数据线和________条地址线。用它组成64KB的ROM存储区共需________片2764芯片。〔习题
5.3〕为什么存储芯片[5]内的地址译码要采用双译码？以SRAM器件[6]为例，存储芯片有哪些典型的控制信号？它们的功能各是什么？〔解答〕〔习题
5.4〕一个容量为4K×4位的假想RAM存储芯片，它应该有多少个地址引脚和多少个数据引脚？如果让你来进行设计，那么需要安排哪些控制引脚？这些引脚分别起什么样的控制作用？〔解答〕应该有12根地址线引脚和4根数据线引脚控制引脚：读取信号OE*：有效时，表示读取存储单元[7]的数据写入信号WE*：有效时，表示将数据写入存储单元片选[8]信号CS*：有效时，表示选中该芯片，可以进行读写操作〔习题
5.5〕什么是位片结构？什么是字片结构？存储芯片2114和4116各属于哪种结构？〔解答〕〔习题
5.6〕在半导体存储器件中，什么是SRAM、DRAM和NVRAM？什么是掩摸ROM、PROM、EPROM、EEPROM和Flash ROM？为什么微机大系统的RAM用DRAM芯片构成、而微机小系统的RAM用SRAM芯片构成？〔解答〕〔习题
5.7〕什么是存储芯片连接中的“位扩充”和“地址扩充”？采用静态RAM芯片2114（1K×4位）或动态RAM芯片4116（16K×1位）来组成32KB的RAM存储区，请问各需要多少芯片？在位方向和地址方向上各需要进行什么样的扩充？请画出采用2114芯片时的连接示意图。〔解答〕位扩充——存储器芯片数据位数小于主机数据线数时，利用多个存储器芯片在数据“位”方向的扩充；地址扩充（字扩充）——当一个存储器芯片不能满足系统存储容量时，利用多个存储器芯片在“地址”方向的扩充组成32KB存储空间，用SRAM 2114（1K×4）需要64个芯片；组成32KB存储空间，用DRAM 4116（16K×1）需要16个芯片；它们都需要进行位扩充和地址扩充图见微机原理wjyl2习题解答.ppt――P22〔习题
5.8〕为什么存储芯片要设置片选输入？以SRA
M.或EPROM器件为例，它与系统地[9]址总线有哪些连接方式？采用什么连接方式可避免地址重复？采用哪些连接方式可节省或简化译码电路[10]？〔解答〕存储芯片为什么要设置片选信号？它与系统地址总线有哪些连接方式？采用何种连接方式可避免地址重复？采用哪些连接方式可节省用于译码的硬件？片选信号说明该存储器芯片是否被选中正常工作，设置它可以比较方便地实现多个存储器芯片组成大容量的存储空间存储器片选信号通常与CPU地址总线[11]的高位地址线相关联，可以采用“全译码”、“部分译码”、“线选译码”方式采用全译码方式可以避免地址重复采用部分或线选译码可以节省译码硬件〔习题
5.9〕在一个针对存储器的译码系统中，如果有4个地址线未参与译码，那么每个存储单元会同时拥有几个地址？〔解答〕24＝16〔习题
5.10〕请写出图5-32中4个存储芯片各自的可用地址范围，并指明每个存储芯片的重复地址范围。〔解答〕图见微机原理wjyl2习题解答.ppt――P26－P30〔习题
5.11〕采用全译码方式和6264芯片（SRAM，8K×8位），在内存的40000H～43FFFH区段扩充RAM，请画出这些芯片与8088最大组态下形成的系统总线的连接示意图。〔解答〕图见微机原理wjyl2习题解答.ppt――P32－P33〔习题
5.12〕采用2716芯片（EPROM，2K×8位），在首地址20000H处扩充一段容量为8KB的内存，请画出这些芯片与8088最大组态下形成的系统总线的连接示意图。对存储芯片进行片选译码的方式不限。〔解答〕图见微机原理wjyl习题解解1ca
o.ao.ppt――P49,50〔习题
5.13〕采用3:8译码器[12]74LS138和2764芯片（EPROM，8K×8位），通过全译码方式在8088系统的地址最高端组成32KB的ROM区，请画出各2764芯片与8088最大组态下形成的系统总线的连接示意图。〔解答〕图见微机原理wjyl2习题解答.ppt――P35－P36〔习题
5.14〕动态RAM为什么要经常进行刷新？微机系统可使用哪些刷新策略？在PC/XT中，刷新周期[13]是多少？多少次后可将动态RAM单元全部刷新一遍？〔解答〕〔习题
5.15〕在PC/XT中，由_____组DRAM芯片构成了容量为_____标准内存配置。当CPU访问内存时，对地址_____进行译码[14]，产生_____组片选信号，用于选中相应的芯片组。〔解答〕〔习题
5.16〕访问的局部性原理指的是什么？高速缓冲存储和虚拟存储的着眼点各是什么？〔解答〕
5.1〕在一个多层次的存储系统中，Cache、主存和辅存的作用各是什么？所谓“虚拟存储器[2]”指的是什么？在CPU看来访问主存和访问辅存有什么不同？〔解答〕〔习题
5.2〕在半导体存储器[3]中，RAM指的是_____，它可读可写，但断电后信息一般会_____；而ROM指的是_____，正常工作时只能从中_____信息，但断电后信息_____。以EPROM芯片2764为例，其存储容量[4]为8K×8位，共有_____条数据线、_____条地址线。用它组成64KB的ROM存储区共需_____片芯片。〔解答〕在半导体存储器中，RAM指的是________，他可读可写，但断电后信息一般会________；而ROM指的是________，正常工作时只能从中________信息，但断电后信息________。以EPROM芯片2764为例，其存储容量为8K×8位，共有________条数据线和________条地址线。用它组成64KB的ROM存储区共需________片2764芯片。〔习题
5.3〕为什么存储芯片[5]内的地址译码要采用双译码？以SRAM器件[6]为例，存储芯片有哪些典型的控制信号？它们的功能各是什么？〔解答〕〔习题
5.4〕一个容量为4K×4位的假想RAM存储芯片，它应该有多少个地址引脚和多少个数据引脚？如果让你来进行设计，那么需要安排哪些控制引脚？这些引脚分别起什么样的控制作用？〔解答〕应该有12根地址线引脚和4根数据线引脚控制引脚：读取信号OE*：有效时，表示读取存储单元[7]的数据写入信号WE*：有效时，表示将数据写入存储单元片选[8]信号CS*：有效时，表示选中该芯片，可以进行读写操作〔习题
5.5〕什么是位片结构？什么是字片结构？存储芯片2114和4116各属于哪种结构？〔解答〕〔习题
5.6〕在半导体存储器件中，什么是SRAM、DRAM和NVRAM？什么是掩摸ROM、PROM、EPROM、EEPROM和Flash ROM？为什么微机大系统的RAM用DRAM芯片构成、而微机小系统的RAM用SRAM芯片构成？〔解答〕〔习题
5.7〕什么是存储芯片连接中的“位扩充”和“地址扩充”？采用静态RAM芯片2114（1K×4位）或动态RAM芯片4116（16K×1位）来组成32KB的RAM存储区，请问各需要多少芯片？在位方向和地址方向上各需要进行什么样的扩充？请画出采用2114芯片时的连接示意图。〔解答〕位扩充——存储器芯片数据位数小于主机数据线数时，利用多个存储器芯片在数据“位”方向的扩充；地址扩充（字扩充）——当一个存储器芯片不能满足系统存储容量时，利用多个存储器芯片在“地址”方向的扩充组成32KB存储空间，用SRAM 2114（1K×4）需要64个芯片；组成32KB存储空间，用DRAM 4116（16K×1）需要16个芯片；它们都需要进行位扩充和地址扩充图见微机原理wjyl2习题解答.ppt――P22〔习题
5.8〕为什么存储芯片要设置片选输入？以SRA
M.或EPROM器件为例，它与系统地[9]址总线有哪些连接方式？采用什么连接方式可避免地址重复？采用哪些连接方式可节省或简化译码电路[10]？〔解答〕存储芯片为什么要设置片选信号？它与系统地址总线有哪些连接方式？采用何种连接方式可避免地址重复？采用哪些连接方式可节省用于译码的硬件？片选信号说明该存储器芯片是否被选中正常工作，设置它可以比较方便地实现多个存储器芯片组成大容量的存储空间存储器片选信号通常与CPU地址总线[11]的高位地址线相关联，可以采用“全译码”、“部分译码”、“线选译码”方式采用全译码方式可以避免地址重复采用部分或线选译码可以节省译码硬件〔习题
5.9〕在一个针对存储器的译码系统中，如果有4个地址线未参与译码，那么每个存储单元会同时拥有几个地址？〔解答〕24＝16〔习题
5.10〕请写出图5-32中4个存储芯片各自的可用地址范围，并指明每个存储芯片的重复地址范围。〔解答〕图见微机原理wjyl2习题解答.ppt――P26－P30〔习题
5.11〕采用全译码方式和6264芯片（SRAM，8K×8位），在内存的40000H～43FFFH区段扩充RAM，请画出这些芯片与8088最大组态下形成的系统总线的连接示意图。〔解答〕图见微机原理wjyl2习题解答.ppt――P32－P33〔习题
5.12〕采用2716芯片（EPROM，2K×8位），在首地址20000H处扩充一段容量为8KB的内存，请画出这些芯片与8088最大组态下形成的系统总线的连接示意图。对存储芯片进行片选译码的方式不限。〔解答〕图见微机原理wjyl习题解解1ca
o.ao.ppt――P49,50〔习题
5.13〕采用3:8译码器[12]74LS138和2764芯片（EPROM，8K×8位），通过全译码方式在8088系统的地址最高端组成32KB的ROM区，请画出各2764芯片与8088最大组态下形成的系统总线的连接示意图。〔解答〕图见微机原理wjyl2习题解答.ppt――P35－P36〔习题
5.14〕动态RAM为什么要经常进行刷新？微机系统可使用哪些刷新策略？在PC/XT中，刷新周期[13]是多少？多少次后可将动态RAM单元全部刷新一遍？〔解答〕〔习题
5.15〕在PC/XT中，由_____组DRAM芯片构成了容量为_____标准内存配置。当CPU访问内存时，对地址_____进行译码[14]，产生_____组片选信号，用于选中相应的芯片组。〔解答〕〔习题
5.16〕访问的局部性原理指的是什么？高速缓冲存储和虚拟存储的着眼点各是什么？〔解答〕
题目解答
答案
随机存取[15]存储器 丢失 只读存储器[16] 读取 不会丢失 8 13 8
解析
本题主要考查半导体存储器的基本概念，包括RAM、ROM的定义及特点，以及存储芯片的引脚计算和容量扩展相关知识。
关键知识点分析
-
RAM与ROM的定义及特点：
- RAM（随机存取存储器）：可读可写，但断电后信息丢失（挥发性）。
- ROM（只读存储器）：正常工作时只能读取信息，断电后信息不会丢失（非挥发性）。
-
存储芯片的引脚计算：
- 数据线：由存储芯片的位宽决定，8位芯片对应8条数据线。
- 地址线：由存储容量的地址位数决定，公式为 $\text{地址线数} = \log_2(\text{存储单元数})$。对于8K×8位的芯片，存储单元数为为8K=2¹³，故地址线数为13条。
-
芯片数量计算：
- 总容量需求为64KB=64×1024×8位，单芯片容量为8K×8位，故芯片数量为 $\frac{64K}{8K} = 8$ 片。