不容易理解,实际上使用可能会有问题;5.16某计算机系统的存储器[1]地址空间[2]为A8000H~CFFFFH,若采用单片容量为16K*1位的SRAM芯片,(1)系统存储容量[3]为多少?(2)组成该存储系统共需该类芯片多少个?(3)整个系统应分为多少个芯片组?(1)该计算机系统的存储器地址空间为A8000H~CFFFFH,系统存储容量为:(2)单片容量为16K*1为的SRAM芯片的存储容量为16Kbit=2KB组成该存储系统共需该类芯片160KB/2KB=80个(3)题目未给出该系统的数据位宽为多少,此处设为8bit位宽则每组芯片组需要8个单片容量为16K*1为的SRAM芯片所有整个系统应分为80/8=10个芯片组。5.17 由一个具有8个存储体[4]的低位多体交叉存储体中,如果处理器的访存地址为以下八进制[5]值。求该存储器比单体存储器的平均访问速度提高多少(忽略初启时的延时)?(1)10018,10028,10038,…,11008(2)10028,10048,10068,…,12008(3)10038,10068,10118,…,13008此处题目有误,10018应为,依次类推低位多体交叉存储体包含8个存储体,故处理器每次可同时访问相邻8个地址的数据(1)访存地址为相邻地址,故存储器比单体存储器的平均访问速度提高8倍;(2)访存地址为间隔2个地址,故存储器比单体存储器的平均访问速度提高4倍;(3)访存地址为间隔3个地址,但访存地址转换为十进制[6]数为3、6、9、12、15、18、21、24、27,分别除8的余数为3、6、1、4、7、2、5、0、3,故存储器比单体存储器的平均访问速度提高8倍(可能有误,不确定)。六6.2什么是I/O端口?一般接口电路[7]中有哪些端口?I/O端口指的是I/O接口电路中的一些寄存器[8];一般接口电路中有数据端口、控制端口和状态端口。6.3 CPU对I/O端口的编址[9]方式有哪几种?各有什么特点?80x86对I/O端口的编址方式属于哪一种?(1)独立编址其特点:系统视端口和存储单元[10]为不同的对象。(2)统一编址(存储器映像编址总线结构[11])其特点:将端口看作存储单元,仅以地址范围的不同来区分两者。80x86对I/O端口的编址方式属于独立编址方式。6.4某计算机系统有8个I/O接口芯片,每个接口芯片占用8个端口地址。若起始地址为9000H,8个接口芯片的地址连续分布,用74LS138作为译码器[12],试画出端口译码电路图,并说明每个芯片的端口地址范围。6.6 CPU与I/O设备之间的数据传送[13]有哪几种方式?每种工作方式的特点是什么?各适用于什么场合?①无条件控制(同步控制):特点:方式简单,CPU随时可无条件读/写数据,无法保证数据总是有效,适用面窄。适用于外设数据变化缓慢,操作时间固定,可以被认为始终处于就绪状态[14]。②条件控制(查询控制[15]): 特点:CPU主动,外设被动,执行I/O操作时CPU总要先查询外设状态;若传输条件不满足时,CPU等待直到条件满足。解决了CPU与外设间的同步问题,可靠性高,但CPU利用率低,低优先级外设可能无法及时得到响应。适用于CPU不太忙,传送速度不高的场合。③中断方式: 特点:CPU在执行现行程序时为处理一些紧急发出的情况,暂时停止当前程序,转而对该紧急事件进行处理,并在处理完后返回正常程序。CPU利用率高,外设具有申请CPU中断的主动权,可以实现实时故障处理[16],实时响应外设的处理,但中断服务需要保护断点(占用存储空间,降低速度)。适用于CPU的任务较忙,传送速度要求不高的场合,尤其适用实时控制[17]中紧急事件的处理。④DMA控制: 特点:数据不通过CPU,而由DMAC直接完成存储单元或I/O端口之间的数据传送。接口电路复杂,硬件开销大,大批量数据传送速度极快。适用于存储器与存储器之间,存储器与外设之间的大批量数据传送的场合。⑤通道方式:特点:以程序方式进行I/O管理,可直接访问主存储器[18],不需CPU干预,可通过通道程序实现除数据传输[19]外的其他操作。6.7常用的中断优先级[20]的管理方式有哪几种?分别有哪些优缺点?①软件查询:方法简单,实现起来较容易,效率低。②硬件排序:占用硬件资源,效率较高。③中断控制芯片:成本较高,效率很高。6.8在微机与外设的几种输入/输出方式中,便于CPU处理随机事件和提高工作效率的I/O方式是哪一种?数据传输速率最快的是哪一种?便于CPU处理随机事件和提高工作效率的是中断方式,数据传输速率最快的是DMA控制方式。七7.1 ARM处理器有几种运行模式,处理器如何区别各种不同的运行模式?A.RM处理器有7中运行模式:B.RM处理器正常的程序执行状态[21]C. 快速中断模式(fiq):处理高速中断,用于高速数据传输或通道处理D. 外部中断模式(irq):用于普通的中断处理[22]E. 管理模式(supervisor):操作系统使用的保护模式,系统复位后的默认模式F.bort):数据或指令预取[23]中止时进入该模式G. 未定义模式(undefined):处理未定义指令,用于支持硬件协处理器[24]的软件仿真H. 系统模式(system):运行特权级的操作系统任务I.PSR寄存器中的M4~M0位来指示不同的运行模式。J.PC、CPSR和SPSR的作用各是什么?K.PC:程序计数器[25],用于保存处理器要取的下一条指令的地址。L.PSR:当前程序状态寄存器,CPSR保存条件标志位、中断禁止位、当前处理器模式标志,以及其他一些相关的控制和状态位。M.SPSR:备份程序状态寄存器,当异常发生时,SPSR用于保存CPSR的当前值,当从异常退出时,可用SPSR来恢复CPSR。N.RM处理器的工作状态有哪两种?这两种状态之间如何转换?O.RM处理器的两种工作状态为:P.RM状态(复位状态):处理器执行32位的字对齐的ARM指令Q.Thumb状态:处理器执行16位的半字对齐的Thumb指令R.RM指令集和Thumb指令集均有切换处理器状态的指令,并可在两种工作状态之间切换:S.Thumb状态:当操作数[26]寄存器的状态位(最低位)为1时,执行BX指令就可以进入Thumb状态。如果处理器在Thumb状态时发生异常(异常处理要在ARM状态下执行),则当异常处理返回时自动切换到Thumb状态T.RM状态:当操作数寄存器的状态位(最低位)位0时,执行BX指令就可以进入ARM状态。处理器进行异常处理时,把PC的值放入异常模式链接寄存器中,从异常向量地址开始执行程序,系统自动进入ARM状态U.RM和其他RISC体系结构所共有的?V.RM和其他RISC体系结构共有的三个相同特征:W.Load/Store体系结构:也称为寄存器/寄存器体系结构或RR系统结构。在这类机器中,操作数和运算结果不能直接从主寄存器中存取,而是必须借用大量的标量或矢量寄存器来进行中转。采用这一结构的处理器必然要使用更多的通用寄存器[27]存储操作数和运算结果,由于寄存器与运算器[28]之间的数据传输速度远高于主存与运算器之间的数据传输速度,采用这一结构有助于提高计算机整体的运行速度X. 采用固定长度精简指令集:这样使得机器译码变得容易,可以通过硬件直接译码的方式完成对指令的解析。虽然由于与复杂指令集相比,采用精简指令集需要更多指令来完成相同的任务,但采用硬件直接译码的速度却高于采用微码方式译码。通过采用高速缓存[29]等提高寄存器存储速度的技术,采用固定长度精简指令集的机器可以获得更高性能Y.RM的大部分数据处理[30]指令采用三地址指令。即在指令中包含了目的操作数、源操作数和第二源操作数