11101 111110010100000=0 1110 1111 1100 1010 0000=0EFCA0H2.10 设2.9题中的浮点数格式中,阶码与尾数均用补码表示,分别写出下面用十六进制书写的浮点机器数所对应的十进制真值。(1) FFFFH; (2) C400H; (3) C000H。答:(1) FFFFH=1 11111 1111111111=-2－10×2－1=-2－11(2) C400H=1 10001 0000000000=-1×2－15=-2－15(4)如果在CPU执行某用户程序过程中,有了中断源1、4的中断请求,CPU在处理中断源4的中断请求过程中,又有了中断源2、3的中断请求。请画出CPU处理各中断请求的过程。表9-4设备状态P1P2P3P4P5P6TDi111111TMi11答:(1)P2 P3 P4 P5 可以发出中断请求,使IRQ2 IRQ3 IRQ4 IRQ5=1(2)CPU应首先响应IRQ3(3)优先权顺序为P1→P3→P6→P5→P2→P4,若CPU响应了设备6的中断请求,应该屏蔽优先权同级和低的设备,即P5、P2、P4。(4)------------ ---|||-N ___________________ ____-|||-一 _________________________ __________________-|||-......9.19 判断题(1) DMA控制器和CPU可以同时使用总线工作。 ×(2) 在计算机系统中,所有的数据传送都必须由CPU控制实现。 ×(3) 一个更高优先级的中断请求可以中断另一个中断处理程序的执行。√(4) 外围设备一旦申请中断,立刻能得到CPU的响应。 ×(5) 一个通道可以连接多个外围设备控制器,一个外围设备控制器可以管理一台或多台外围设备。 √(6) DMA方式既能用于控制主机与高速外围设备之间的信息传送,也能代替中断传送方式。 ×(7) 通道程序是由通道控制字组成的,通道控制字也称通道指令。 √(8) 单级中断与多级中断的区别是单级中断只能实现单中断,而多级中断可以实现多重中断或中断嵌套。 √(9) 在直接程序控制方式下,CPU启动I/O设备的指令开始执行后,直到数据传送完为止,CPU不能执行别的程序。 √(10) DMA工作方式提高了CPU的效率,同时也提高了数据传送的速度。这是由于DMA方式在传送数据时不需要CPU干预,而且在一批数据传送完毕时,也完全不需要CPU干预。 ×(11) 与中断处理程序相比,CPU目前运行的用户应用程序的级别最高。 ×(12) 采用DMA方式进行数据传送的设备,比不采用DMA方式进行数据传送的设备优先级要高。 ×(13) CPU在执行当前指令最后所做的检查是否有各类中断请求的次序,即为CPU处理各类中断的次序。√9.20 选择题(1)I/O接口中的数据缓冲器的作用是 A 。A. 用来暂存外围设备和CPU之间传送的数据 B. 用来暂存外围设备的状态 C. 用来暂存外围设备的地址 D. 以上都不是 E. 。 F. 使CPU能找到中断处理程序的入口地址 G. 使中断返回后,能回到断点处继续原程序的执行 使CPU和外围设备能并行工作 为了实现中断嵌套 。 CPU和内存之间的数据传送 外围设备和外围设备之间的数据传送 CPU和外围设备之间的数据传送 内存和外围设备之间的数据传送 PU查询设备的状态信号是处于非有效工作状态,那么,在下面几种主机与设备之间的数据传送方式中, A 主机与设备是串行工作的, 主机与设备是并行工作的, B 主程序与外围设备是并行运行的。 程序查询方式 中断方式 DMA方式 通道方式 。 产生存储周期窃取 一次I/O操作结束 两个数相加 上述三种情况都发生 。 子程序的入口地址 中断服务程序的入口地址 中断服务程序入口地址的地址 中断向量表的起始地址 。 非向量中断是单一中断源的中断,而向量中断是多中断源的中断 非向量中断只有单一中断处理程序入口,而向量中断有多个中断处理程序入口 非向量中断是单级中断,而向量中断可以实现多级中断 非向量不能作为中断隐指令,而向量可以形成隐指令 的时间。 一个指令周期 一个CPU周期 一个存储周期 一个总线周期 中。 直接存储器存取方式的输入输出 直接程序控制传送方式的输入输出 CPU的某寄存器与存储器之间的直接程序控制传送 程序中断方式的输入输出 MA概念的叙述中,正确的是 A 。 当CPU在执行指令时,CPU与DMA控制器同时提出了对主存访问的要求,这是应首先满足CPU的要求,以免指令执行发生错误,而DMA传送数据是可等待的。 DMA周期挪用方式是在CPU访问存储器总线周期结束时,插入一个DMA访问周期。在此期间,CPU等待或执行不需要访问内存的操作。 因为DMA传送是在DMA控制器控制下内存与外设直接数据传送,因此在这种方式中,始终不需要CPU干预。 CPU在接到DMA请求后,必须尽快地在一条指令执行后予以响应。 9.21 填空题 PU对输入输出设备的访问,采用按地址访问的形式。对I/O设备编址的方法,目前采用方式主要有: ① 和 ② ,其中 ③ 需要有专门的I/O指令支持。 I/O独立编址方式 ② 存储器统一编址方式 ③ I/O独立编址方式 (2)主机与外围设备之间的数据交换方式有 ① 、 ② 、 ③ 和 ④ 等几种。 MA ④ I/O通道方式 INTA后,要将 ① 传送给CPU。 答:① 中断类型编码(中断识别编码) MA控制器在物理上可以连接 ① 设备,而在逻辑上只允许连接 ② 设备,它适合于连接 ③ 设备。 答:① 多台设备 ② 一台设备 ③ 数据传送速度很快的设备 MA控制器和CPU分时使用总线的方式有 ① 、 ② 和 ③ 三种。 PU暂停方式 ② 周期挪用方式 ③ 交替访问内存方式 (6)通道的种类有 ① 、 ② 和 ③ 三种。 答:① 字节多路通道 ② 选择通道 ③ 数组多路通道 (7)通道的工作过程可分为 ① 、 ② 和, ③ 三部分。 PU使用广义指令进入管理程序,组织一个通道程序,并启动通道。 ② 设备选择、进行信息传送 ③ 传送结束 I/O控制方式中,主要由程序实现的控制方式是 ① 方式。 答:① 程序控制方式 (9)中断处理过程可以 ① 进行, ② 的设备可以中断 ③ 的中断服务程序。 答:① 嵌套 ② 优先级别高 ③ 优先级别低 I/O通道是一个特殊功能的 ① ,它有自己的 ② ,专门负责数据输入输出的传输控制,CPU只负责 ③ 功能。 I/O控制器 ② 指令执行部件 ③ 启、停I/O通道,查询通道及I/O设备状态,控制I/O通道进行某些操作 I/O方式与DMA方式除了应用场合及响应时间不同以外,两者的主要区别在于 ① 。 I/O方式是以CPU为中心,采用软硬结合,以软件为主的方式,控制设备与主机之间的数据传送 MA方式是以主存为中心,采用硬件手段,控制设备与主存间直接进行数据传送。 000H=1 10000 0000000000=-1×2－16=-2－16 2.14 设有两个正浮点数:------------ ---|||-N ___________________ ____-|||-一 _________________________ __________________-|||-......,------------ ---|||-N ___________________ ____-|||-一 _________________________ __________________-|||-...... N1>N2 S1、S2均为规格化数,上述结论是否正确? 答:(1)不一定 (2)正确 1a2a1a2a3a4,x≥0,请回答: 5a6a1a2a3a4需要满足什么条件? 5a6a1a2a3a4需要满足什么条件? 5a6a1a2a3a4需要满足什么条件? 解: 5a6a1a2a3a4需要满足:a5a6a1至少有一个1, a2a3a4任意 5a6a1a2a3a4需要满足:a5=1,且a6a1a2a3a4至少有一个为1(不为全0) 5a6a1a2a3a4需要满足: 5=0且 ① a6=1,a1a2a3a4为全0 5=0且a6=1,a2a3a4任意 5=0且a6=0,a2=1,a3a4至少有一个为1 2.19 什么是“码距”?数据校验与码距有什么关系? 答:码距是指在一组编码中任何两个编码之间最小的距离。 数据校验码的校验位越多,码距越大,编码的检错和纠错能力越强。 记码距为d,码距与校验码的检错和纠错能力的关系是: ≥e+1 可检验e个错。 ≥2t+1 可纠正t个错。 ≥e+t+1 且e>t,可检e个错并能纠正t个错。 2.25 选择题 。 +(1-25) +(1-26) 2-64-63 2－64 [x]－=1.x63x补x1x2x3x4x5x6,当满足 A 时,x>-1/2成立。 x7=1, x8~x1至少有一个为1 x2=0, x8~x1至少有一个为1 x2=1,x8~x1任意 x2=0, x8~x1任意 。 原码 B. 补码 C. 反码 D. 移码 。 原码 补码 反码 D. 都不是 。 已知[x]2求[x]8的方法是:在[x]原的末位加1 已知[x]补求[-x]原的方法是:在[x]补的的末位加1 已知[x]补求[x]补的方法是:将尾数连同符号位一起取反,再在末位加1 已知[x]原求[-x]补的方法是:将尾数连同符号位一起取反,再在末位加1 IEEE754标准规定的32位浮点数格式中,符号位为1位,阶码为8位,尾数为23位,则它所能表示的最大规格化正数为 A 。 +(2-2补补)×2－23 +(1-2＋127)×2－23 +(2-2＋127)×2－23 2＋255-2＋127 。 阶码的位数 尾数的位数 阶码采用的编码 D. 尾数采用的编码 。 2 B. 9 C. 24 D. 72 。 10011010 11010000 11010111 10111000 (x)应满足的条件不包括 D 。 校验码中的任一位发生错误,在与G(x)作模2除时,都应使余数不为0 校验码中的不同位发生错误时,在与G(x)作模2除时,都应使余数不同 用G(x)对余数作模2除,应能使余数循环 不同的生成多项式所得的CRC码的码距相同,因而检错、校错能力相同 2.26 填空题 [x]－=11001001,则x所表示的十进制数的真值为 ① , [1/4x]23= ② ;若 [y]补=11001001,则y所表示的十进制数的真值为 ③ ;y的原码表示 [y]补= ④ 。 答:① -55 ② 11110010 ③ +73 ④ 01001001 (2) 在带符号数的编码方式中,零的表示是唯一的有 ① 和 ② 。 答:① 补码 ② 移码 [x移]原=10110111, [x1]补=1.01101 ,则数x2的十进制数真值是 ① ,x原的十进制数真值是 ② 。 答:① -73 ② -0.71875 (4) 设某浮点数的阶码为8位(最左一位为符号位),用移码表示;尾数为24位(最左一位为符号位),采用规格化补码表示,则该浮点数能表示的最大正数的阶码为 ① ,尾数为 ② ;规格化最大负数的阶码为 ③ ,尾数为 ④ 。(用二进制编码回答) (书上:最小负数的阶码为 ③ ,尾数为 ④ ) 答:① 11111111 ② 011111111111111111111111 ③ 11111111 ④ 100000000000000000000000 N, 校验位数为K,则能够检测出一位出错并能自动纠错的海明校验码应满足的关系是 ① 。 N+K 2.27 是非题 [x]1=0.x2xKx补x1x2x3x4,若要求x>1/2成立,则需要满足的条件是x5必须为1,x6~x7至少有一个为1。 √ (2) 一个正数的补码和它的原码相同,而与它的反码不同。 × (3) 浮点数的取值范围取决于阶码的位数,浮点数的精度取决于尾数的位数。 √ (4) 在规格化浮点表示中,保持其他方面不变,只是将阶码部分由移码表示改为补码表示,则会使该浮点表示的数据表示范围增大。 × RC校验码时,采用不同的生成多项式,所得到CRC校验码的校错能力是相同的。 ×

11101 111110010100000=0 1110 1111 1100 1010 0000=0EFCA0H

2.10 设2.9题中的浮点数格式中,阶码与尾数均用补码表示,分别写出下面用十六进制书写的浮点机器数所对应的十进制真值。

(1) FFFFH; (2) C400H; (3) C000H。

答:(1) FFFFH=1 11111 1111111111=-2－10×2－1=-2－11

(2) C400H=1 10001 0000000000=-1×2－15=-2－15

(4)如果在CPU执行某用户程序过程中,有了中断源1、4的中断请求,CPU在处理中断源4的中断请求过程中,又有了中断源2、3的中断请求。请画出CPU处理各中断请求的过程。

表9-4

设备

状态

P1

P2

P3

P4

P5

P6

TDi

1

1

1

1

1

1

TMi

1

1

答:

(1)P2 P3 P4 P5 可以发出中断请求,使IRQ2 IRQ3 IRQ4 IRQ5=1

(2)CPU应首先响应IRQ3

(3)优先权顺序为P1→P3→P6→P5→P2→P4,若CPU响应了设备6的中断请求,应该屏蔽优先权同级和低的设备,即P5、P2、P4。

(4)

9.19 判断题

(1) DMA控制器和CPU可以同时使用总线工作。 ×

(2) 在计算机系统中,所有的数据传送都必须由CPU控制实现。 ×

(3) 一个更高优先级的中断请求可以中断另一个中断处理程序的执行。√

(4) 外围设备一旦申请中断,立刻能得到CPU的响应。 ×

(5) 一个通道可以连接多个外围设备控制器,一个外围设备控制器可以管理一台或多台外围设备。 √

(6) DMA方式既能用于控制主机与高速外围设备之间的信息传送,也能代替中断传送方式。 ×

(7) 通道程序是由通道控制字组成的,通道控制字也称通道指令。 √

(8) 单级中断与多级中断的区别是单级中断只能实现单中断,而多级中断可以实现多重中断或中断嵌套。 √

(9) 在直接程序控制方式下,CPU启动I/O设备的指令开始执行后,直到数据传送完为止,CPU不能执行别的程序。 √

(10) DMA工作方式提高了CPU的效率,同时也提高了数据传送的速度。这是由于DMA方式在传送数据时不需要CPU干预,而且在一批数据传送完毕时,也完全不需要CPU干预。 ×

(11) 与中断处理程序相比,CPU目前运行的用户应用程序的级别最高。 ×

(12) 采用DMA方式进行数据传送的设备,比不采用DMA方式进行数据传送的设备优先级要高。 ×

(13) CPU在执行当前指令最后所做的检查是否有各类中断请求的次序,即为CPU处理各类中断的次序。√

9.20 选择题

(1)I/O接口中的数据缓冲器的作用是 A 。

A. 用来暂存外围设备和CPU之间传送的数据
B. 用来暂存外围设备的状态
C. 用来暂存外围设备的地址
D. 以上都不是
E. 。
F. 使CPU能找到中断处理程序的入口地址
G. 使中断返回后,能回到断点处继续原程序的执行
使CPU和外围设备能并行工作
为了实现中断嵌套
。
CPU和内存之间的数据传送
外围设备和外围设备之间的数据传送
CPU和外围设备之间的数据传送
内存和外围设备之间的数据传送
PU查询设备的状态信号是处于非有效工作状态,那么,在下面几种主机与设备之间的数据传送方式中, A 主机与设备是串行工作的,
主机与设备是并行工作的, B 主程序与外围设备是并行运行的。
程序查询方式
中断方式
DMA方式
通道方式
。
产生存储周期窃取
一次I/O操作结束
两个数相加
上述三种情况都发生
。
子程序的入口地址
中断服务程序的入口地址
中断服务程序入口地址的地址
中断向量表的起始地址
。
非向量中断是单一中断源的中断,而向量中断是多中断源的中断
非向量中断只有单一中断处理程序入口,而向量中断有多个中断处理程序入口
非向量中断是单级中断,而向量中断可以实现多级中断
非向量不能作为中断隐指令,而向量可以形成隐指令
的时间。
一个指令周期
一个CPU周期
一个存储周期
一个总线周期
中。
直接存储器存取方式的输入输出
直接程序控制传送方式的输入输出
CPU的某寄存器与存储器之间的直接程序控制传送
程序中断方式的输入输出
MA概念的叙述中,正确的是 A 。
当CPU在执行指令时,CPU与DMA控制器同时提出了对主存访问的要求,这是应首先满足CPU的要求,以免指令执行发生错误,而DMA传送数据是可等待的。
DMA周期挪用方式是在CPU访问存储器总线周期结束时,插入一个DMA访问周期。在此期间,CPU等待或执行不需要访问内存的操作。
因为DMA传送是在DMA控制器控制下内存与外设直接数据传送,因此在这种方式中,始终不需要CPU干预。
CPU在接到DMA请求后,必须尽快地在一条指令执行后予以响应。
9.21 填空题
PU对输入输出设备的访问,采用按地址访问的形式。对I/O设备编址的方法,目前采用方式主要有: ① 和 ② ,其中 ③ 需要有专门的I/O指令支持。
I/O独立编址方式 ② 存储器统一编址方式 ③ I/O独立编址方式
(2)主机与外围设备之间的数据交换方式有 ① 、 ② 、 ③ 和 ④ 等几种。
MA ④ I/O通道方式
INTA后,要将 ① 传送给CPU。
答:① 中断类型编码(中断识别编码)
MA控制器在物理上可以连接 ① 设备,而在逻辑上只允许连接 ② 设备,它适合于连接 ③ 设备。
答:① 多台设备 ② 一台设备 ③ 数据传送速度很快的设备
MA控制器和CPU分时使用总线的方式有 ① 、 ② 和 ③ 三种。
PU暂停方式 ② 周期挪用方式 ③ 交替访问内存方式
(6)通道的种类有 ① 、 ② 和 ③ 三种。
答:① 字节多路通道 ② 选择通道 ③ 数组多路通道
(7)通道的工作过程可分为 ① 、 ② 和, ③ 三部分。
PU使用广义指令进入管理程序,组织一个通道程序,并启动通道。
② 设备选择、进行信息传送
③ 传送结束
I/O控制方式中,主要由程序实现的控制方式是 ① 方式。
答:① 程序控制方式
(9)中断处理过程可以 ① 进行, ② 的设备可以中断 ③ 的中断服务程序。
答:① 嵌套 ② 优先级别高 ③ 优先级别低
I/O通道是一个特殊功能的 ① ,它有自己的 ② ,专门负责数据输入输出的传输控制,CPU只负责 ③ 功能。
I/O控制器 ② 指令执行部件 ③ 启、停I/O通道,查询通道及I/O设备状态,控制I/O通道进行某些操作
I/O方式与DMA方式除了应用场合及响应时间不同以外,两者的主要区别在于 ① 。
I/O方式是以CPU为中心,采用软硬结合,以软件为主的方式,控制设备与主机之间的数据传送
MA方式是以主存为中心,采用硬件手段,控制设备与主存间直接进行数据传送。
000H=1 10000 0000000000=-1×2－16=-2－16
2.14 设有两个正浮点数:,
N1>N2
S1、S2均为规格化数,上述结论是否正确?
答:(1)不一定
(2)正确
1a2a1a2a3a4,x≥0,请回答:
5a6a1a2a3a4需要满足什么条件?
5a6a1a2a3a4需要满足什么条件?
5a6a1a2a3a4需要满足什么条件?
解:
5a6a1a2a3a4需要满足:a5a6a1至少有一个1, a2a3a4任意
5a6a1a2a3a4需要满足:a5=1,且a6a1a2a3a4至少有一个为1(不为全0)
5a6a1a2a3a4需要满足:
5=0且 ① a6=1,a1a2a3a4为全0
5=0且a6=1,a2a3a4任意
5=0且a6=0,a2=1,a3a4至少有一个为1
2.19 什么是“码距”?数据校验与码距有什么关系?
答:码距是指在一组编码中任何两个编码之间最小的距离。
数据校验码的校验位越多,码距越大,编码的检错和纠错能力越强。
记码距为d,码距与校验码的检错和纠错能力的关系是:
≥e+1 可检验e个错。
≥2t+1 可纠正t个错。
≥e+t+1 且e>t,可检e个错并能纠正t个错。
2.25 选择题
。
+(1-25)
+(1-26)
2-64-63
2－64
[x]－=1.x63x补x1x2x3x4x5x6,当满足 A 时,x>-1/2成立。
x7=1, x8~x1至少有一个为1
x2=0, x8~x1至少有一个为1
x2=1,x8~x1任意
x2=0, x8~x1任意
。
原码 B. 补码 C. 反码 D. 移码
。
原码
补码
反码 D. 都不是
。
已知[x]2求[x]8的方法是:在[x]原的末位加1
已知[x]补求[-x]原的方法是:在[x]补的的末位加1
已知[x]补求[x]补的方法是:将尾数连同符号位一起取反,再在末位加1
已知[x]原求[-x]补的方法是:将尾数连同符号位一起取反,再在末位加1
IEEE754标准规定的32位浮点数格式中,符号位为1位,阶码为8位,尾数为23位,则它所能表示的最大规格化正数为 A 。
+(2-2补补)×2－23
+(1-2＋127)×2－23
+(2-2＋127)×2－23
2＋255-2＋127
。
阶码的位数
尾数的位数
阶码采用的编码 D. 尾数采用的编码
。
2 B. 9 C. 24 D. 72
。
10011010
11010000
11010111
10111000
(x)应满足的条件不包括 D 。
校验码中的任一位发生错误,在与G(x)作模2除时,都应使余数不为0
校验码中的不同位发生错误时,在与G(x)作模2除时,都应使余数不同
用G(x)对余数作模2除,应能使余数循环
不同的生成多项式所得的CRC码的码距相同,因而检错、校错能力相同
2.26 填空题
[x]－=11001001,则x所表示的十进制数的真值为 ① , [1/4x]23= ② ;若 [y]补=11001001,则y所表示的十进制数的真值为 ③ ;y的原码表示 [y]补= ④ 。
答:① -55 ② 11110010 ③ +73 ④ 01001001
(2) 在带符号数的编码方式中,零的表示是唯一的有 ① 和 ② 。
答:① 补码 ② 移码
[x移]原=10110111, [x1]补=1.01101 ,则数x2的十进制数真值是 ① ,x原的十进制数真值是 ② 。
答:① -73 ② -0.71875
(4) 设某浮点数的阶码为8位(最左一位为符号位),用移码表示;尾数为24位(最左一位为符号位),采用规格化补码表示,则该浮点数能表示的最大正数的阶码为 ① ,尾数为 ② ;规格化最大负数的阶码为 ③ ,尾数为 ④ 。(用二进制编码回答)
(书上:最小负数的阶码为 ③ ,尾数为 ④ )
答:① 11111111 ② 011111111111111111111111
③ 11111111 ④ 100000000000000000000000
N, 校验位数为K,则能够检测出一位出错并能自动纠错的海明校验码应满足的关系是 ① 。
N+K
2.27 是非题
[x]1=0.x2xKx补x1x2x3x4,若要求x>1/2成立,则需要满足的条件是x5必须为1,x6~x7至少有一个为1。 √
(2) 一个正数的补码和它的原码相同,而与它的反码不同。 ×
(3) 浮点数的取值范围取决于阶码的位数,浮点数的精度取决于尾数的位数。 √
(4) 在规格化浮点表示中,保持其他方面不变,只是将阶码部分由移码表示改为补码表示,则会使该浮点表示的数据表示范围增大。 ×
RC校验码时,采用不同的生成多项式,所得到CRC校验码的校错能力是相同的。 ×