设 CPU 共有 16 根地址线,8 根数据线,并用 MREQ (低电平有效)作访存控制信号, R W 作读写命令信号(高电平为读,低电平为写)。现有下列存储芯片: ROM(2K×8 位,4K×4 位,8K×8 位), RAM(1K×4 位,2K×8 位,4K×8 位)及 74138 译码器和其他门电路(门电路自定)。试从上述规格中选用合适芯片,画出 CPU 和存储芯片的连接图。要求:(1)最小 4K 地址为系统程序区,4096~16383 地址范围为用户程序区;(2)指出选用的存储芯片类型及数量;(3)详细画出片选逻辑。

考查要点：本题主要考查存储器的扩展设计，包括地址分配、存储芯片选型、片选逻辑设计及控制信号连接。

解题核心思路：

1. 地址空间划分：根据题目要求，将16位地址分为系统程序区（ROM，0~4K）和用户程序区（RAM，4K~16K）。
2. 存储芯片选型：根据数据总线宽度（8位）和地址范围，选择ROM和RAM芯片的数量与组合方式。
3. 片选逻辑设计：利用74138译码器对高位地址译码，结合控制信号（MREQ、RW）生成存储芯片的片选信号。

破题关键点：

• 系统程序区需用两片4K×4位ROM并联组成8位数据线。
• 用户程序区需用三片4K×8位RAM覆盖12K地址空间。
• 片选信号需结合高位地址、MREQ（低电平有效）和RW（读/写控制）。

地址空间分配

• 系统程序区：0~4K（地址A15~A12为0000），使用两片4K×4位ROM。
• 用户程序区：4K~16K（地址A15~A12为0001、0010、0011），使用三片4K×8位RAM。

存储芯片选型

1. ROM：两片4K×4位ROM并联，组成4K×8位存储空间。
2. RAM：三片4K×8位RAM串联，覆盖12K地址空间（每片负责4K）。

片选逻辑设计

1. 系统程序区（ROM）：

   • 高位地址：A15~A12为0000。
   • 控制信号：MREQ为低电平（有效），RW为高电平（读操作）。
   • 译码器输入：74138输入端接000，输出Y0选中ROM。

2. 用户程序区（RAM）：

   • 高位地址：A15~A12为0001（4K~8K）、0010（8K~12K）、0011（12K~16K）。
   • 控制信号：MREQ为低电平，RW为高电平（读）或低电平（写）。
   • 译码器输入：74138输入端接001、010、011，输出Y1、Y2、Y3分别选中三片RAM。